您好、欢迎来到现金彩票网!
当前位置:满堂彩 > 浮点处理单元 >

一种高性能浮点DSP芯片TMS320C6713及其最小系统的设计

发布时间:2019-04-24 05:38 来源:未知 编辑:admin

  是TI新推出的高速,工作主频200 MHz,其单指令执行周期仅5 ns;具有强大的定点浮点运算能力,运算速度可达1 600 MIPS/1 200 MFLOPS。与TMS320其他系列DSPs相比,C6000系列DSPs最主要的特点是在体系结构上采用了VelociTI超长指令字VLIW(Very long Instruction Word)结构,VLIW体系结构中,是由一个超长的机器指令字来驱动内部的多个功能单元的(这也是VLIW名字的由来)。每个指令字包含多个字段(指令),字段之间相互独立,各自控制一个功能单元,因此可以单周期发射多条指令,实现很高的指令级并行效率。C6000的VLIW采用了类RISC指令集,使用大统一的寄存器堆,结构规整,具有潜在的易编程性和良好的编译性能,在科学应用领域可以发挥良好的性能。

  TMS320C6713是一种支持浮点运算的DSP芯片,是德州仪器公司设计的用于高端处理的长指令、多功能的DSP芯片。其内部结构功能模块如图1所示,它主要包括中央处理器CPU、片内存储器和片内集成外设3部分。

  TMS320C6713的CPU是最新采用VelociTI体系结构的DSP芯片。VelociTI是高性能、先进的VLIW结构,多个功能单元并行工作,共享公用的大型寄存器组,同时执行的各种操作是由VLIW的长指令分配模块进行同步协调的,这种结构使其成为多通道、多功能以及高性能应用的首选器件。CPU内核作为DSP芯片的运算和控制中心,包括以下几部分:(1)程序取指令单元、指令分配单元、指令译码单元;(2)2个数据通道A、B,每个通道中包括一个由16个32 bit寄存器组成的寄存器组和4个功能单元:①算术和逻辑运算单元(.L)②分支、位操作和算术运算单元(.S)③乘法操作单元(.M)④装载/存储和算术单元(.D);(3)控制寄存器;(4)控制逻辑;⑸测试、在线 片内存储器

  TMS320C6713的芯片内部存储器采用两级高速缓存结构,如图1所示,包括:4 KB的第一级高速程序缓存(L1P)、4 KB第一级高速数据缓存(L1D)、和第二级总共256 KB片内存储容量(64 KB的L2统一缓存/映射RAM和192 KB的附加L2 RAM)。无论是TMS320C6713还是TMS320C6713B都应用了双层的Cache结构,对外具有强有力的驱动能力。第一层为4 KB的程序缓冲区和可双向寻址的数据缓冲区,第二层有256 KB的程序和数据缓冲区,其中64 KB为存储区,剩下为SRAM区,这种独特的二级缓存结构大大提高了CPU的工作效率。

  TMS320C6713的芯片内部集成了许多外围设备接口,可以方便地连接片外存储器、主机、串行设备等外设。所有外部接口都是由一些信号线和控制寄存器组成,开发人员对接口设计

  TMS320C6713(主频225 MHz)是C67X系列中一款典型且应用广泛的DSP芯片,其硬件所要完成的主要功能包括:进行基本信号采集、数据运算及数据、程序存储;音频

  信号的采集、处理及输入、输出;与主机间的通信及数据、程序传输,同时配备了外部扩展接口,方便对系统的功能扩展以实现更广泛的嵌入式应用。将以上主要功能分成如图2所示的功能模块:音频处理模块、数据处理模块、电源转换供电模块。

http://login4porn.com/fudianchulidanyuan/68.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有